PATENT ABSTRACTS OF JAPAN

4

(11)Publication number:

06-150659

(43)Date of publication of application: 31.05.1994

(51)Int.CI.

G11C 11/41 G11C 7/00 G11C 11/401

(21)Application number : 04-302090

(71)Applicant: NEC CORP

(22)Date of filing:

12.11.1992

(72)Inventor: KANDA HIRONORI


(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To shorten an access time to a selected

memory cell.

CONSTITUTION: Respective bit lines B11-B14, B21-B24 are cut off to be plural lines. The cut parts of these bit lines are provided with transistors Q1-Q7 turned on/off by means of connection control signals CNC1, CNC2 and controlling the connection/dis-connection between the cut-off bit lines. In address buffer circuits 3a, 3b and address docoders 4a, 4b, connection control means (IV1, IV2, etc.) for turning on all transistors on the corresponding port located nearer to a column selection input/output circuit 2 than the cut-off bit line connected to a memory cell in a selected state and turning off all transistors on the corresponding port farther from the circuit 2 are provided.



LEGAL STATUS

[Date of request for examination]

24.12.1996

[Date of sending the examiner's decision of

14.09.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-150659 √

(43)公開日 平成6年(1994)5月31日


(51)Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
GIIC	11/41 7/00 11/401	312 B	6741 - 5 L		
	·		6741-5L 6741-5L	G11C	11/ 34 K
				審査請求 未請求	さ 請求項の数 2(全 8 頁) 最終頁に続く
(21)出顯番号	}	特顯平4-302090		(71)出願人	000004237 日本電気株式会社
(22)出願日		平成4年(1992)11月12日			東京都港区芝五丁目7番1号
				(72)発明者	神田 浩典 東京都港区芝五丁目7番1号日本電気株式 会社内
•				(74)代理人	弁理士 京本 直樹 (外2名)

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】選択メモリセルのアクセス時間を短縮する。

【構成】各ビット線B11~B14, B21~B24の それぞれを複数本に切断する。これらビット線の切断部 分に接続制御信号CNC1, CNC2によりオン、オフ し切断されたビット線間の接続、非接続を制御するトラ ンジスタQ1~Q7を設ける。アドレスバッファ回路3 a, 3b, アドレスデコーダ4a, 4b内に、選択状態 のメモリセルと接続する切断されたビット線より列選択 ・入出力回路2に近い方の対応するポートの上記トラン ジスタ全てをオンにし、遠い方の対応するポートの上記 トランジスタ全てをオフにする接続制御手段 (IV1, IV2等)を設ける。



B11~B14月31月32月24・・・ピット集 Q1~Q7・・・トランジスタ MOI-MOAMEN-MOA・・・メモリセン TVLTV2・・・インパータ

W11~W14W21~W24···7-F值

1

【特許請求の範囲】

【請求項1】 行方向、列方向にマ リクス状に配列さ れた複数のメモリセル、これら複数のメモリセルへのデ ータ及びこのメモリセルからのデータを伝達する複数の

線、並びに選択レベルのとき前記複数のメモリセ ルを行単位で選択状態とする複数のワード線を備えたメ モリセルアレイと、前記複数の 線のそれぞれの一 端と接続し列アドレス信号に従って前記複数の のうちの所定の 線を選択してこの選択された 線に書込み用のデータを伝達しかつこの選択された

線に伝達されたメモリセルからのデータを出力する 列選択・入出力回路と、行アドレス信号に従って前記複 数のワード線のうちの所定のワード線を選択レベルとす るアドレスデコーダとを有する半導体記憶装置におい て、前記複数の 線のそれぞれを前記複数のワード 線のうちの所定のワード線に沿って切断し、前記複数の

線の各切断部分に接続制御信号に従ってオン、オ フし切断された 線間の接続・非接続を制御する ランジスタを設け、前記複数のメモリセルのうちの所定 のメモリセルが選択状態のとき、この選択状態のメモリ セルと接続する前記切断された 線より前記列選択 ・入出力回路に近い方の前記 ランジスタを全てオンに し遠い方の前記 ランジスタを全てオフにする前記接続 制御信号を発生する接続制御手段を設けたことを特徴と する半導体記憶装置。

【請求項2】 複数のメモリセルのそれぞれが第1及び 第2のデータ出力端をもち、これらメモリセルのデータ を伝達する 線のそれぞれが前記第1及及び第2の データ入出力線とそれぞれ対応して設けられた第1及び 第2の 線で構成され、前記複数のメモリセルの互 いに隣接する列の近接した第1及び第2の 線を1 本の 線で共用するようにした請求項1記載の半導 体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に関し、 特に情報の読み出し及び書き込みを同時に行なえるマル チポー 型の半導体記憶装置に関する。

[0002]

4 (A), (B) に示す。この半導体記憶装置は、行方 向, 列方向にマ リクス状に配列され第1のポー 用の 第1及び第2のデータ入出力端N1, N2と第2のポー 用の第3及び第4のデータ入出力端N3, N4とをも つ複数のメモリセルM11~M14、M21~M24、 これらメモリセルの各列とそれぞれ対応しかつ第1~第 4のデータ入出力端N1~N4とそれぞれ対応して設け られ対応する列の選択状態のメモリセルへのデータ及び このメモリセルからのデータを伝達する複数の第1~第 4の 線B11~B14、B21~B24、並びに

選択レベルのとき複数のメモリセルを行単位で選択状態 とする第1及び第2のポー 用の複数の第1及び第2の ワード線W11~W14, W21~W24を備えたメモ リセルアレイ1bと、複数の第1~第4の 線 B 1

2

1~14, B21~B24のそれぞれの一端と接続し列 アドレス信号Yに従ってこれら複数の第1~第4の 線のうちの1組を選択しこの選択された 線に書 込み用のデータDTWを伝達しかつ選択された からのデータ (DTW) を出力する列選択・入出力回路 10 2と、行アドレス信号AO, A1、A2, A3を取込み これらの正補の信号を出力する第1及び第2のポー 用 のアドレスバ ファ回路3c,3dと、アドレスバ フ ァ回路3cからの行アドレス信号A0, A1の正補の信 号により複数の第1のワード線W11~W14のうちの 所定のワード線を選択レベルとする第1のポー 用のア ドレスデーコーダ4eと、アドレスバ ファ回路3dか らの行アドレス信号A2, A3の正補の信号により複数 の第2のワード線W21~W24のうちの所定のワード 線を選択レベルとする第2のポー 用のアドレスデーコ 20 ーダ4 f とを有する構成となっている。

[0003]

【発明が解決しようとする課題】この従来の半導体記憶 装置においては、行アドレス信号A0~A3の正補の信 号に従ってワードW11~W14、W21~W24を選 択レベルに駆動するために、これら行アドレス信号AO ~A3の正補の信号線がメモリセルアレイ1bの列と平 行に走っており、これら信号線には信号線そのものの寄 生容量や、これら信号線と接続する回路素子容量等によ り、信号源から遠ざかるに従ってその信号の伝達時間が 30 長くなり、また、第1~第4の 線B11~B1 4, B21~B24にもそれ自身の寄生容量や接続され た回路素子の容量により、データの伝達時間が長くなる ため、アクセス時間が長くなるという欠点があった。 【0004】更に、同時にデータの書込みと読み出しを 行うことのできるデュアルポー 型となっているため、 シングルポー 型に比べ、ワード線及び 線の本数 が、それぞれ2倍に増えるため、同メモリ容量のものと 比較すると、メモリセルアレイの面積は約4倍になり、 ワード線長及び 線長は共に2倍となる。このため 【従来の技術】従来この種の半導体記憶装置の一例を図 40 シングルポー 型に比べてもアクセス時間が長くなると いう問題点があった。

[0005]

【課題を解決するための手段】本発明の半導体記憶装置 は、行方向, 列方向にマ リクス状に配列された複数の メモリセル、これら複数のメモリセルへのデータ及びこ のメモリセルからのデータを伝達する複数の 線、 並びに選択レベルのとき前記複数のメモリセルを行単位 で選択状態とする複数のワード線を備えたメモリセルア レイと、前記複数の 線のそれぞれの一端と接続し 50 列アドレス信号に従って前記複数の 線のうちの所

定の 線を選択してこの選択された 線に書込 み用のデータを伝達しかつこの選択された 線に伝 **遠されたメモリセルからのデータを出力する列選択・入** 出力回路と、行アドレス信号に従って前記複数のワード 線のうちの所定のワード線を選択レベルとするアドレス デコーダとを有する半導体記憶装置において、前記複数 の 線のそれぞれを前記複数のワード線のうちの所 定のワード線に沿って切断し、前記複数の 線の冬 切断部分に接続制御信号に従ってオン、オフし切断され 線間の接続・非接続を制御する ランジスタを 設け、前記複数のメモリセルのうちの所定のメモリセル が選択状態のとき、この選択状態のメモリセルと接続す る前記切断された 線より前記列選択・入出力回路 に近い方の前記 ランジスタを全てオンにし遠い方の前 記 ランジスタを全てオフにする前記接続制御信号を発 生する接続制御手段を設けた構成を有している。

【0006】また、複数のメモリセルのそれぞれが第1 及び第2のデータ出力端をもち、これらメモリセルのデータを伝達する 線のそれぞれが前記第1及及び第 2の 線で構成され、前記複数のメモリセルの互い に隣接する列の近接した第1及び第2の 線を1本 の 線で共用するようにした構成を有している。

[0007]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0008】図1は本発明の第1の実施例を示す回路図である

【0009】この実施例が図4に示された従来の半導体 記憶装置と相違する点は、互いに隣接する列の近接した

線(B14, B23)を1本の 線B14で 共用するようにし、 線B11~B14, B21, B22, B24のそれぞれをワード線W22, W13に 沿ってこれらワード線の間で切断し、これらの切断され た部分に接続制御信号CNC1, CNC2に従ってオ ン、オフし切断された 線間の接続・非接続を制御 する ランジスタQ1~Q7を設け、メモリセルM11 ~M14, M21~M24のうちの所定のメモリセルが 選択状態のとき、この選択状態のメモリセルと接続する 上記切断された 線より列選択・入出力回路2に近 い方の対応するポー 側の上記 ランジスタを全てオン にし遠い方の対応するポー 側の上記 ランジスタを全 てオフにする接続制御信号CNC1, CNC2を発生す る接続制御手段を、アドレスバ ファ回路3a, 3b、 アドレスデコーダ4 a, 4 bに対する行アドレス信号を それぞれ3 (A0~A2、A3~A5) とし、か つインパータ IV1, IV2を付加してこれらアドレス バ ファ回路3a, 3b, アドレスデコーダ4a, 4b 内に設けた点にある。

【0010】次にこの実施例の動作について説明する。 【0011】今、行アドレス信号A0~A2が(00 0)となり、メモリセルM11, M21が選択状態になったとする。このとき、接続制御信号CNC1は高レベルとなるので、 ランジスタQ1~Q4がオンとなり、分割された複数の 選B11, B12, B21, B21 はそれぞれ接続され、列選択・入出力回路2と接続される。従って従来例と同様にメモリセルM11, M21に対するデータの書込み、読出しができる。

【0012】行アドレス信号A0~A2が(111)になると、メモリセルM14, M24が選択状態となる。
10 このとき接続制御信号CNC1は低レベルとなるので、ランジスタQ1~Q4はオフとなり、分割された複数の 線B11, B12, B21, B22のうちの列選択・入出力回路2から遠い方の側の 線が切離される。従って、列選択・入出力回路2と接続する線の長さが短かくなり、これら 線に寄生,付加される容量が少なくなり、アクセス時間を短くすることができる。

【0013】アドレスデコーダ4a,4bに対する行アドレス信号の正補の信号源であるアドレスバファ回路3a,3bを列選択・入出力回路2に対して違い方に設けると、列選択・入出力回路2から遠い方のメモリセル(M11,M21側)に対するアクセスは、行アドレス信号の正補の信号の伝達時間が短かいので、アクセスも短い。しかし、列選択・入出力回路2に近い方のメモリセル(M14,M24側)に対するアクセスは、行アドレス信号の正補の信号の伝達時間が長くなるので、アクセス時間が長くなるが、このとき、線(例えばB11,B12,B21,B22)を途中で切断し列選択・入出力回路2と接続するこれら線の寄生、付加容量を低減することにより、その分アクセス時間を短縮することがきる。

【0014】この状態を図2に示す。図2のtが 線切断によるアクセス時間の短縮された時間である。また、第2のポー 側の 線(図4のB14, B2 3)を1本の 線B14で共用するようにしたの で、メモリセルアレイ1の面積を縮小することができ、 従ってワード線の長さが短かくなり、アクセス時間を短 縮することがきる。

【0015】図3は本発明の第2の実施例を示す回路図 40 である。

【0016】この実施例は、第1の実施例に比べ、各線の分割を更に細かくした例である。

【0017】このように細分化することにより、行アドレス信号の正補の信号の伝達時間が長いところ程線の寄生、付加容量が小さくなるので、列選択・入出力回路2からの遠近による差は更に少なくなり、従って更にアクセス時間が短縮される。

[0018]

【発明の効果】以上説明したように本発明は、各 50 線を複数本に切断し、これら切断部分に切断された 線間の接続、非接続を制御する ランジスタを設け、これら ランジスタのオン、オフを、選択状態のメモリセルが接続された 線より列選択・入出力回路に近い方の対応するボー の ランジスタは全てオンにし遠い方の対応するボー の ランジスタはオフにする接続制御手段を設けた構成とすることにより、アドレスデューダによる行アドレス信号の正補の信号の伝達時間が長いところ程 線の寄生、付加容量が小さくなるので、全体のアクセス時間を短くすることができ、また、互いに隣接する列の近接する 線を1本で共用するようにすることにより、メモリセルアレイの面積を小さくできるので、アクセス時間を短縮することができる効果がる。

【図面の簡単な説明】

6

【図1】本発明の第1の実施例を示す回路図である。

【図2】図1が示された実施例の動作及び効果を説明するためのワード線対アクセス時間の特性図である。

【図3】本発明の第2の実施例を示す回路図である。

【図4】従来の半導体記憶装置の一例を示す回路図てある。

【符号の説明】

1, 1a, 1b メモリセルアレイ

2 列選択・入出力回路

10 3 a ~ 3 b アドレスバ ファ回路


4a~4f アドレスデコーダ

B11~B14, B21~B24


Q1~Q14 ランジスタ

W11~W14, W21~W24 ワード線

【図2】




【図1】




B11~B14,B21,B22,B24・・・ピット線 Q1~Q7・・・トランジスタ M11~M14,M21~M24・・・メモリセル IV1,IV2・・・インパータ


W11~W14,W21~W24···ワード線

【図3】



[図4]





・ フロン ページの続き

 (51) Int. Cl. 5
 識別記号
 庁內整理番号
 F I
 技術表示箇所

 6741-5 L
 G 1 1 C
 11/34
 3 6 2 G